造價通
更新時間：2024.12.28
高速BCH編碼譯碼器的設計

格式：pdf

大?。?span class="single-tag-height">1.0MB

頁數(shù)： 6頁

針對閃存(flash)因制造工藝的不斷提高而導致其內(nèi)部數(shù)據(jù)區(qū)隨機錯誤不斷增加的現(xiàn)象,設計并實現(xiàn)一種高速BCH編碼譯碼器,通過BCH編碼技術對flash中的隨機錯誤進行糾錯,以達到錯誤檢測與糾錯的目的。實驗結果顯示優(yōu)化設計的BCH(4 224,4 096)編碼譯碼器可以工作在25 MHz的工作頻率下,其單頁數(shù)據(jù)(512 Byte)的糾錯能力從普遍的3 bit提高到15 bit,從而提高了flash數(shù)據(jù)存儲與讀取的可靠性。

LDPC碼譯碼器通用模塊的FPGA設計

格式：pdf

大?。?span class="single-tag-height">145KB

頁數(shù)： 2頁

在介紹LDPC（Low Density Parity Code）低密度校驗碼的基本迭代譯碼原理的基礎上,針對FPGA技術,專門設計了譯碼器中通用的變量節(jié)點以及校驗節(jié)點處理單元,其中分別包括全并行與全串行的實現(xiàn)方式。編譯結果表明,這些模塊可以實現(xiàn)高速的處理速度,以及占用合理的硬件資源。

精華知識

38譯碼器原理圖

最新知識

38譯碼器原理圖
點擊加載更多>>

相關問答

38譯碼器原理圖
點擊加載更多>>
專題概述
38譯碼器原理圖相關專題

分類檢索：