造價(jià)通
更新時(shí)間:2024.12.28
嵌入式數(shù)字調(diào)音臺(tái)可調(diào)增益混音的設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">118KB

頁(yè)數(shù): 1頁(yè)

基于嵌入式的數(shù)字音頻設(shè)備以其高性價(jià)比、功耗低、集成度高、可擴(kuò)充能力強(qiáng)、日新月異的發(fā)展速度等優(yōu)點(diǎn)受到世界各國(guó)的廣泛關(guān)注。論文提出一種基于ARM嵌入式處理器+FPGA結(jié)構(gòu)的嵌入式數(shù)字調(diào)音臺(tái)的解決方案。并在ARM9(S2C2440)與FPGA(XC3S500E)為核心芯片的硬件平臺(tái)上實(shí)現(xiàn)了八路增益可調(diào)混音。

嵌入式數(shù)字調(diào)音臺(tái)可調(diào)增益混音的設(shè)計(jì)

格式:pdf

大小:160KB

頁(yè)數(shù):

基于嵌入式的數(shù)字音頻設(shè)備以其高性價(jià)比、功耗低、集成度高、可擴(kuò)充能力強(qiáng)、日新月異的發(fā)展速度等優(yōu)點(diǎn)受到世界各國(guó)的廣泛關(guān)注.論文提出一種基于ARM嵌入式處理器+FPGA結(jié)構(gòu)的嵌入式數(shù)字調(diào)音臺(tái)的解決方案.并在ARM9(S2C2440) FPGA(XC3SSOOE)為核心芯片的硬件平臺(tái)上實(shí)現(xiàn)了八路增益可調(diào)混音.

熱門知識(shí)

dj混音臺(tái)

精華知識(shí)

dj混音臺(tái)

最新知識(shí)

dj混音臺(tái)
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

dj混音臺(tái)
點(diǎn)擊加載更多>>
專題概述
dj混音臺(tái)相關(guān)專題

分類檢索: