造價通
更新時間:2025.01.04
基于ACTEL反熔絲FPGA的分頻器優(yōu)化設(shè)計

格式:pdf

大?。?span class="single-tag-height">310KB

頁數(shù):

為了提高反熔絲FPGA芯片分頻電路的系統(tǒng)工作頻率,針對ACTEL公司提供的反熔絲芯片A32100DX,提出了基于計數(shù)器、移位寄存器與狀態(tài)機的分頻器VHDL編程方法,給出了硬件開發(fā)設(shè)計流程及3種設(shè)計方法的源程序,并對采用局部時鐘及全局時鐘、同步復(fù)位、異步復(fù)位、以及復(fù)位置零的計數(shù)器法在高低溫環(huán)境下進行了后仿真對比分析,后仿真對比及燒寫后的實測結(jié)果表明同步復(fù)位的移位寄存器分頻方法后仿真速度最高,但在燒寫后工作的可靠性不高,容易出現(xiàn)無輸出現(xiàn)象,采用全局時鐘且同步復(fù)位清零的計數(shù)器法速度較高,且工作可靠,已經(jīng)在型號設(shè)計中采用。

鎖相環(huán)設(shè)計中的功率分配與分頻器配置方法

格式:pdf

大小:234KB

頁數(shù): 4頁

針對鎖相環(huán)頻率合成器工程設(shè)計中的問題,對鎖相環(huán)參考頻率輸入端的饋電電路提出改進措施,增強了鎖相環(huán)參考頻率信號的輸入功率,為提高相位噪聲性能創(chuàng)造了有利條件。對傳統(tǒng)的VCO輸出T型電阻功率分配網(wǎng)絡(luò)進行改進,減小了因功率過多分配給鎖相環(huán)反饋支路所造成的損失,最大限度地把VCO的功率分配給端口負(fù)載。并給出了鎖相環(huán)頻率合成器在多頻點和單頻點信號輸出時分頻器的通用配置方法。實驗驗證該理論分析和設(shè)計方法的正確性。

熱門知識

分頻器設(shè)計

精華知識

分頻器設(shè)計

最新知識

分頻器設(shè)計
點擊加載更多>>

相關(guān)問答

分頻器設(shè)計
點擊加載更多>>
專題概述
分頻器設(shè)計相關(guān)專題

分類檢索: