造價通
更新時間：2025.04.05
基于納米工藝的數(shù)字集成電路電源版圖設計

格式：pdf

大?。?span class="single-tag-height">573KB

頁數(shù)： 4頁

在納米工藝的數(shù)字集成電路電源版圖設計中，根據(jù)芯片布局合理進行電源布局、電源個數(shù)以及電源布線等方面設計，確保每一個電壓域都有完整的電源網(wǎng)絡。在電源分析時從電壓降、功耗及電遷移評估分析，使設計好的電源網(wǎng)絡符合電源預算規(guī)劃。在可靠性設計時采取布線優(yōu)化、添加去耦電容、優(yōu)化封裝設計等方法，提高電源抗干擾能力，從而降低電壓降、提高電源的完整性和可靠性。

CMOS集成電路中電源和地之間的ESD保護電路設計

格式：pdf

大?。?span class="single-tag-height">266KB

頁數(shù)： 4頁

討論了3種常用的CMOS集成電路電源和地之間的ESD保護電路,分別介紹了它們的電路結(jié)構(gòu)以及設計考慮,并用Hspice對其中利用晶體管延時的電源和地的保護電路在ESD脈沖和正常工作兩種情況下的工作進行了模擬驗證。結(jié)論證明:在ESD脈沖下,該保護電路的導通時間為380ns;在正常工作時,該保護電路不會導通,因此這種利用晶體管延時的保護電路完全可以作為CMOS集成電路電源和地之間的ESD保護電路。

熱門知識

三端電源集成電路

精華知識

三端電源集成電路

最新知識

三端電源集成電路
點擊加載更多>>

相關問答

三端電源集成電路
點擊加載更多>>
專題概述
三端電源集成電路相關專題

分類檢索：