格式:pdf
大?。?span class="single-tag-height">541KB
頁數(shù):
設計了一種基于LVDS的高速數(shù)據(jù)交換引擎IP核,并詳細闡述了在FPGA上的實現(xiàn)原理和關鍵設計.該IP核能廣泛適用于低速、高速FPGA中,測試結(jié)果表明,IP核的邏輯功能正確,可適應從spartan3A器件上時鐘頻率150MHz,300Mb/s數(shù)據(jù)傳輸速率(1位模式,4位模式下達到1.2Gb/s),到Virtex6器件上時鐘頻率500MHz,1Gb/s數(shù)據(jù)傳輸速率(1位模式,4位模式下達到4Gb/s).
數(shù)據(jù)交換引擎知識來自于造價通云知平臺上百萬用戶的經(jīng)驗與心得交流。 注冊登錄 造價通即可以了解到相關數(shù)據(jù)交換引擎最新的精華知識、熱門知識、相關問答、行業(yè)資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設行業(yè)領域優(yōu)質(zhì)服務。手機版訪問:數(shù)據(jù)交換引擎