格式:pdf
大?。?span class="single-tag-height">487KB
頁數(shù):
為了進一步提高可逆時序邏輯電路設(shè)計方法的通用性和改善可逆電路性能指標,以可逆主從D觸發(fā)器為基本單元,通過將時鐘信號及垃圾位信號級聯(lián)再利用,提出了一種可逆串行移位寄存器優(yōu)化設(shè)計方案。在此基礎(chǔ)上,通過目標函數(shù)構(gòu)造及變換構(gòu)建帶有移位控制的單元模塊,設(shè)計了滿足串行輸入串/并行輸出功能的n位可逆雙向移位寄存器。設(shè)計結(jié)果表明,采用方法所設(shè)計的可逆移位寄存器具有較優(yōu)的性能指標,且對于雙向移位寄存器綜合具有較好的通用性。