造價(jià)通
更新時(shí)間:2024.12.21
嵌入式CPU總線接口單元設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">231KB

頁(yè)數(shù):

隨著嵌入式技術(shù)的不斷發(fā)展,對(duì)嵌入式CPU的要求越來(lái)越高,而總線接口單元是嵌入式CPU不可或缺的重要組成部分,它為嵌入式CPU和外設(shè)及存儲(chǔ)器之間提供了接口控制,是決定系統(tǒng)性能的重要因素。深入了解總線接口單元的基本結(jié)構(gòu)和設(shè)計(jì)方法對(duì)嵌入式的開發(fā)大有好處。

面向嵌入式應(yīng)用的內(nèi)存管理單元設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">805KB

頁(yè)數(shù): 6頁(yè)

提出了一種面向嵌入式應(yīng)用的內(nèi)存管理單元(MMU)的全綜合設(shè)計(jì)結(jié)構(gòu),其地址轉(zhuǎn)譯緩存(TLB)采用多級(jí)結(jié)構(gòu),包括第一級(jí)分離的組相聯(lián)微指令μITLB和微數(shù)據(jù)μDTLB及第二級(jí)統(tǒng)一的全相聯(lián)JTLB.第一級(jí)μITLB和μDTLB表項(xiàng)少且組相聯(lián),查詢速度快;第二級(jí)JTLB可采用多周期查詢方式,易于高速綜合實(shí)現(xiàn).選取Mibench測(cè)試基準(zhǔn)集中的部分典型應(yīng)用,通過(guò)嵌入式片上系統(tǒng)(SoC)設(shè)計(jì)樣例,驗(yàn)證了該MMU結(jié)構(gòu)的應(yīng)用適應(yīng)性.SoC設(shè)計(jì)實(shí)驗(yàn)結(jié)果表明,多級(jí)TLB結(jié)構(gòu)MMU的系統(tǒng)性能與單級(jí)全相聯(lián)結(jié)構(gòu)最大僅相差3.8%.將設(shè)計(jì)的MMU集成在自主開發(fā)的高端32-bit嵌入式芯核CK520中,在0.18μm 6層金屬工藝最差工作條件下,處理器的時(shí)鐘頻率達(dá)到230MHz以上,面積僅增加了7.6%.

熱門知識(shí)

帶跟蹤會(huì)議嵌入式話筒代表單元

精華知識(shí)

帶跟蹤會(huì)議嵌入式話筒代表單元

最新知識(shí)

帶跟蹤會(huì)議嵌入式話筒代表單元
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

帶跟蹤會(huì)議嵌入式話筒代表單元
點(diǎn)擊加載更多>>
專題概述
帶跟蹤會(huì)議嵌入式話筒代表單元相關(guān)專題

分類檢索: