造價(jià)通
更新時(shí)間:2024.12.28
學(xué)位論文-—基于fpga的電話卡計(jì)費(fèi)器設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">576KB

頁(yè)數(shù): 35頁(yè)

武漢工業(yè)學(xué)院 畢業(yè)設(shè)計(jì)(論文) 設(shè)計(jì)(論文)題目 : 基于 FPGA的電話卡計(jì)費(fèi)器設(shè)計(jì) 姓 名 學(xué) 號(hào) 院(系) 電氣與電子工程學(xué)院 專 業(yè) 電子信息科學(xué)與技術(shù) 指導(dǎo)教師 基于 FPGA 的電話卡計(jì)費(fèi)器設(shè)計(jì) 目 錄 摘 要.......................................................................................................................... I Abstract ......................................................................................................................... II 1. 緒論 ........................

基于FPGA實(shí)時(shí)電話計(jì)費(fèi)器的設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">574KB

頁(yè)數(shù): 4頁(yè)

實(shí)時(shí)電話計(jì)費(fèi)系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個(gè)重要組成部分。介紹了一種用FPGA器件實(shí)現(xiàn)電話計(jì)費(fèi)系統(tǒng)的方法,并給出了設(shè)計(jì)框圖和詳細(xì)設(shè)計(jì)過程,設(shè)計(jì)采用Verilog_HDL硬件語(yǔ)言。

熱門知識(shí)

公話計(jì)費(fèi)器

精華知識(shí)

公話計(jì)費(fèi)器

最新知識(shí)

公話計(jì)費(fèi)器
點(diǎn)擊加載更多>>

相關(guān)問答

公話計(jì)費(fèi)器
點(diǎn)擊加載更多>>
專題概述
公話計(jì)費(fèi)器相關(guān)專題

分類檢索: