造價通
更新時間：2024.12.28
基于FPGA的MPEG-4視頻編碼器設(shè)計

格式：pdf

大?。?span class="single-tag-height">735KB

頁數(shù)： 4頁

設(shè)計了一種用FPGA實現(xiàn)MPEG-4編碼器方案。為進(jìn)一步提高編碼的效率,在算法和結(jié)構(gòu)方面進(jìn)行了優(yōu)化。提出了帶有判全零系數(shù)的Loeffler快速DCT算法,并采用"十字"形運動估計算法,設(shè)計了高度并行、緊湊流水線的FPGA實現(xiàn)方案。用Verilog HDL硬件描述語言編寫了代碼,在QUARTUS II集成開發(fā)環(huán)境下,進(jìn)行了FPGA(Field-Programmable Gate Array)系統(tǒng)仿真驗證。測試結(jié)果表明,該設(shè)計編碼高效,符合實時視頻通信的需求?？蓮V泛應(yīng)用于移動視頻通信和遠(yuǎn)程無線監(jiān)控等領(lǐng)域。

面向MPEG Type-1視頻編碼器的UMHexagonS算法

格式：pdf

大?。?span class="single-tag-height">181KB

頁數(shù)： 7頁

針對Type-1視頻編碼平臺中的幀間預(yù)測僅有全搜索算法,從而計算復(fù)雜度很高的問題,提出了改進(jìn)的UMHexa-gonS快速搜索算法.該算法采用了UMHexagonS算法的框架,針對該算法在參考幀數(shù)目和編碼模式受限的條件下,建立了一種起始位置運動矢量預(yù)測模型;同時,為了解決UMHexagonS算法中第2類提前截止閾值計算不準(zhǔn)確而導(dǎo)致編碼性能下降的問題,提出了利用空間相關(guān)性的閾值修正方式.在Type-1平臺中的實驗結(jié)果表明,該算法的搜索精度較高,并且能夠較好地適應(yīng)不同序列的紋理特性.相比于全搜索算法,平均節(jié)省97%以上的時間,同時編碼效率下降控制在平均0.032 dB以內(nèi).得出結(jié)論:改進(jìn)的算法能夠提升編碼效率,同時節(jié)省平均運動搜索時間.

最新知識

mpeg降噪應(yīng)高還是低
點擊加載更多>>

相關(guān)問答

mpeg降噪應(yīng)高還是低
點擊加載更多>>
專題概述
mpeg降噪應(yīng)高還是低相關(guān)專題

分類檢索：